25.02.2015 НовостиEZchip Semiconductor озвучила планы по разработке дизайна нового 100-ядерного чипа Tile-Mx на базе 64-разрядных процессорных ядер ARM, ориентированного на быстрорастущий рынок сетевых приложений. Для этих целей в EZchip планируют применить пакет технологий и патентов, полученных после законченного прошлой осенью поглощения известного производителя полупроводников Tilera. Работа над созданием процессорного семейства Tile-Mx представляет собой попытку рационального использования технологического наследия Tilera для укрепления позиций EZchip на рынке многоядерных решений на базе решений ARM и дальнейшего отхода от использования архитектур частного типа. Кроме того, EZchip остро заинтересована в расширении списка заказчиков своего подразделения по выпуску телекоммуникационных процессоров, в число которых сегодня входят такие известные компании как Cisco, Juniper и ZTE. Ожидается, что пропускная способность процессоров Tile-Mx будет достигать 200 Гбит/с. Кроме того, чипы также будут обладать оптимизированной архитектурой подсистемы памяти, а также оснащаться аппаратными акселераторами, например, менеджерами трафика, и массивом сетевых интерфейсов класса Gigabit Ethernet, 10GbE, 25GbE, 40GbE, 50GbE и 100GbE под шину PCI-Express. Наряду с многочисленными процессорными ядрами, новые чипы также будут обладать ячеистой архитектурой межъядерных соединений для достижения максимальной производительности при низкой латентности и высокой линейной масштабируемости. Все эти функциональные ...
читать далее.